【導讀】每當電路或系統狀態改變時，就會出現瞬態響應，此時系統會進入一種新的穩定狀態。有時，系統中的瞬態響應非?？觳⑶伊鲿?，以至于無法察覺。在其他情況下，瞬態響應表現為信號電平出現大幅波動，這種過渡期間的信號是無法識別的。高速 PCB 設計的一個主要目標是防止不必要的瞬態行為對器件造成影響，以及完全消除瞬態行為。
本文要點
電源分配網絡 (PDN) 中的瞬態電流會對電源軌產生兩種影響：接地反彈和軌道塌陷。
軌道塌陷和接地反彈是兩種瞬態效應，它們對電源完整性具有相同的影響，但產生的方式彼此不同。
通過使用場求解器，設計人員可以根據控制 PDN 瞬態電流的 Z 參數和寄生效應提取 PDN 阻抗。
每當電路或系統狀態改變時，就會出現瞬態響應，此時系統會進入一種新的穩定狀態。有時，系統中的瞬態響應非?？觳⑶伊鲿?，以至于無法察覺。在其他情況下，瞬態響應表現為信號電平出現大幅波動，這種過渡期間的信號是無法識別的。高速 PCB 設計的一個主要目標是防止不必要的瞬態行為對器件造成影響，以及完全消除瞬態行為。
雖然 PCB 中的直流 PDN 只應輸出直流電，但當器件切換狀態時，它也會表現出瞬態響應，而瞬態響應會影響連接到 PDN 的所有其他器件的功能。設計人員應了解 PDN 可能出現的瞬態電流變化，以便找到維持 PCB 電源穩定輸出的方法。事實證明，設計人員可以通過一些簡單的設計選擇來確保穩定的電源傳輸。
PDN 瞬態電流的變化對于了解高速 PCB 的信號完整性非常重要。
兩種類型的 PCB 瞬態電流
如今的 PCB 使用的是 CMOS 數字器件，當邏輯緩沖器切換狀態時，可能會出現兩種類型的瞬態電流行為。基本的 CMOS 反相器排列方式是使用兩個 MOSFET 連接到一個輸入端，單個 CMOS 反相器會根據從關斷到接通或從接通到關斷的切換情況，表現出兩種類型的瞬態響應。具體如下： 接地反彈
這是電流進入 PDN 時最常見的瞬態電壓效應。發生這種情況時，接地參考平面上會出現電壓上升，而 PDN 上的正電壓軌則保持不變。 軌道塌陷 這種現象被稱為 PDN 紋波或電源軌紋波，不要將其與整流交流信號輸出端的紋波混淆。當瞬態電流在 PDN 上傳播時，PDN 的阻抗會在正電壓軌上產生電壓波動。 在這兩種情況下，都會導致在正電壓軌和負 (GND) 電壓軌之間測量到的電壓出現波動。只需測量設備中電源和接地平面之間的電壓（例如使用示波器），就會發現連接到 PDN 的器件出現電壓波動。在接地引線或電源引線處可能測量到的基本瞬態效應如下所示。
PDN 瞬態電流變化導致接地反彈和軌道塌陷。
當集成電路中的邏輯電路切換狀態時，上述兩種效應都取決于 PDN 瞬態電流的變化。在實際的集成電路中，會有許多邏輯電路同時切換，從而產生接地反彈和軌道塌陷的復雜組合?？傮w而言，這兩種效應結合在一起會產生復雜波形，可以在電源軌上測量到。這兩種效應的區別在于電流的流向和電流路徑中存在的寄生元素。
軌道塌陷過程
當正電壓供電軌上的瞬態電流進入 PDN 時，就會發生軌道塌陷?？梢詫?PDN 建模成一個 RLC 網絡，與任何具有一定電抗的系統一樣，它可以表現出類似于阻尼振蕩的瞬態響應。這種效應的整個過程如下：
CMOS 反相器接通并向下游邏輯電路或負載器件供電。
在開關過程中，該器件會使尖峰電流輸入電源軌。
電流尖峰是一個寬帶信號，與整個 PDN 中的寄生效應發生相互作用。
電流尖峰通過 PDN 阻抗轉化為電壓尖峰，然后以阻尼振蕩的形式放緩。
在步驟 4 中我們可以發現，較高的 PDN 阻抗會導致電源總線上的電壓波動過大。此時的解決方案是盡可能降低 PDN 阻抗。為此，需要巧妙地選擇去耦電容，并放置相鄰的電源/接地平面，以確保較高的平面間電容。
接地反彈過程
當 CMOS 反相器關斷，走線/參考平面電容放電時，就會發生接地反彈。與電流流經 PDN 正極的情況一樣，流經集成電路接地端口的電流也會出現各種寄生效應，這些寄生效應也會產生無功阻抗。接地反彈產生電壓尖峰的過程如下： CMOS 反相器的低電壓端接通，存儲在走線/參考平面電容中的電流放電。 該電流流經集成電路的接地平面，進入集成電路芯片上的連接線。電流從連接線流過集成電路封裝上的引腳，再通過一個過孔回到接地平面。 沿 PDN 出現的電壓尖峰是由于流向接地的電流路徑上的總電感產生了反向電磁場。 然后，該電壓尖峰作為阻尼振蕩降至零。 通過 CMOS 反相器的 PDN 瞬態電流路徑。
此時，接地反彈主要是由接地引線中的電感造成的。當集成電路反復開關時，多個接地反彈尖峰結合在一起，產生能在電源軌上測量到的復雜強迫振蕩（見下圖）。
由于傳輸到 CMOS 反相器的驅動信號的上升時間非常快，因而可以測量到電源軌響應（藍色走線）。
為了減少接地反彈，通常的解決方案是在正負電壓軌之間安裝一個并聯電容器，以減小流動電流的阻抗。該電容是旁路電容；它可降低由接地引線和 CMOS 反相器低電壓端的電容所形成的等效 LC 網絡的阻抗。此外還可以遵循其他的 PCB layout 設計指南來減少接地反彈。
使用場求解器對電壓紋波和瞬態電流進行建模
在上述兩種情況下，有一點需要注意，PDN 實際上是一個多端口網絡。電源軌上的電壓不僅會影響開關器件的直流電源，它還會導致 PDN 上所有器件的直流電源產生一些波動。在仿真中，不同端口的阻抗之間的這種關系通過 Z 參數或阻抗參數進行量化。該參數矩陣定義了 PDN 中某個端口的電壓波動與 PDN 中所有端口的電流之間的對應關系。 利用高級 PCB 設計工具中的 3D 電磁場求解器，可以提取這些網絡參數。如果需要快速提取 Z 參數，最好使用與您的 layout 工具集成的仿真套件；這樣無需在另外的仿真工具中重新為 PCB 創建新模型，即可輕松查看 PDN 的哪個部分具有高阻抗。
Cadence Allegro X 軟件中集成了 Clarity 3D Solver 工具，這是一款 3D 電磁（EM）仿真軟件工具，用于設計 PCB、IC 封裝和 IC（SoIC）系統設計的關鍵互連。Clarity 3D Solver 采用領先的分布式多重運算技術，能夠提供近乎無限制的求解容量和 10 倍的求解速度，從而高效解決更龐大、復雜的結構問題。它創建的高精度 S 參數模型，可用于高速信號完整性 (SI)、電源完整性 (PI)、高頻射頻/微波應用和電磁兼容性 (EMC) 分析，甚至在 112Gbps+ 的數據傳輸速度上，其仿真結果與實際測量也能高度吻合。更可以根據設計規模的大小，有效匹配可用的計算資源，實現真正的整體 3D 結構設計。
文章來源：Cadence楷登PCB及封裝資源中心
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
意法半導體推出Page EEPROM二合一存儲器，提升智能邊緣設備的性能和能效
